Законы масштабирования и энергопотребление.

.

 

1) Что такое эффект влияния подложки и каким образом он изменяет пороговое напряжение МОП транзистора?
2) В чем заключается основная особенность DTCMOS схем?
3) В чем заключается основная особенность MTCMOS схем?
4) В чем заключается основная особенность VTCMOS схем?
5) Как изменяется ток утечки при уменьшении топологических размеров транзисторов?

6) Какова зависимость потребляемой мощности и задержек при от изменении топологических размеров транзисторов?

7) Какие еще методы снижения потребляемой мощности Вы знаете?

8) Почему при уменьшении топологических размеров возможно уменьшение напряжения питания схемы?

9) Что такое методика clockgating и как он влияет на параметры схемы?

10) Как реализуется методика clockgating на уровне всей системы?

11) Как реализуется методика clockgating на уровне функционального блока?

12) Как реализуется методика clockgating на уровне ячейки?

13) Как изменяется площадь схемы при использовании методика clockgating?

14) Как изменяются временные характеристики схемы при использовании методика clockgating?

15) Как изменяется энергопотребление схемы при использовании методика clockgating?

16) Какие еще методы снижения потребляемой мощности Вы знаете?

17) Возможно ли комбинация методики clockgating с другими методами уменьшения потребляемой мощности?

18) Какие директивы Cadence, Synopsys для реализации методики clockgating вы знаете?

19) Перечислите основные способы снижения энергопотребления в КМОП ИС.

20) Перечислите источники энергетических потерь в КМОП ИС.

21) Какие механизмы энергопотребления преобладают в КМОП ИС выполненных по 1мкм и 45нм технологиям.

22) Влияние гонок сигналов на уровень энергопотребления ИС. Способы устранения гонок сигналов.

23) Законы масштабирования и энергопотребление.

Ссылка на основную публикацию